Aller au contenuAller au pied de page
  • Emplois
  • Entreprises
  • Salaires
  • Pour les employeurs

      Boostez votre carrière

      Découvrez votre salaire potentiel, décrochez des emplois de rêve et partagez vos témoignages de manière anonyme.

      employer cover photo
      employer logo
      employer logo

      SmartDV Technologies

      Est-ce votre entreprise ?

      À propos
      Avis
      Salaires et avantages
      Emplois
      Entretiens
      Entretiens
      Recherches associées: Avis sur SmartDV Technologies | Offres d’emploi chez SmartDV Technologies | Salaires chez SmartDV Technologies | Avantages sociaux chez SmartDV Technologies
      Entretiens chez SmartDV TechnologiesEntretiens d’embauche pour Design Verification Engineer chez SmartDV TechnologiesEntretien chez SmartDV Technologies


      Glassdoor

      • À propos
      • Récompenses
      • Blog
      • Nous contacter
      • Guides

      Employeurs

      • Compte employeur gratuit
      • Centre employeur
      • Blog pour les employeurs

      Informations

      • Aide
      • Règles de la communauté
      • Conditions d'utilisation
      • Confidentialité et choix publicitaires
      • Ne pas vendre ni partager mes informations
      • Outil de consentement aux cookies

      Travailler avec nous

      • Annonceurs
      • Carrières
      Télécharger l'application

      • Parcourir par :
      • Entreprises
      • Emplois
      • Lieux

      Copyright © 2008-2026. Glassdoor LLC. « Glassdoor », son logo, « Worklife Pro » et « Bowls » sont des marques déposées de Glassdoor LLC.

      Entreprises suivies

      Tenez-vous au courant des dernières opportunités et profitez de conseils d’initiés en suivant les entreprises de vos rêves.

      Recherche d’emplois

      Obtenez des recommandations et des mises à jour personnalisées en démarrant vos recherches.

      Entretien pour Design Verification Engineer

      4 juin 2025
      Candidat à l'entretien anonyme
      Bangalore Rural

      Autres retours d’entretien d’embauche pour un poste comme Design Verification Engineer chez SmartDV Technologies

      Entretien pour Design Verification Engineer

      18 sept. 2025
      Candidat à l'entretien anonyme
      Bengaluru
      Aucune offre
      Expérience positive
      Entretien moyen

      Candidature

      J'ai passé un entretien chez SmartDV Technologies (Bangalore Rural)

      Entretien

      It happened one full day. I underwent three rounds.Two virtual technical and one direct technical .only basics questions in digital electronics,vlsi,oops were asked in all the three rounds . May be they will conduct one general hr round

      Questions d'entretien [1]

      Question 1

      asked to draw half adder .number conversions were asked
      Répondre à cette question
      Aucune offre
      Expérience positive
      Entretien moyen

      Candidature

      J'ai postulé en ligne. Le processus a pris 3 jours. J'ai passé un entretien chez SmartDV Technologies (Bengaluru) en sept. 2025

      Entretien

      The interview process typically has three stages: Written / Online Test – Covers digital electronics, Verilog/SystemVerilog basics, C programming, and some aptitude/number system problems. Technical Interviews (1–2 rounds) – Focus on digital design fundamentals (flip-flops, FSMs, counters), Verilog/SystemVerilog coding tasks, and UVM methodology basics (driver, monitor, scoreboard, coverage). Candidates may also be asked about their academic projects. HR / Managerial Round – General discussion about background, interest in verification, work culture fit, and salary/relocation details.

      Questions d'entretien [1]

      Question 1

      How I Answered: I explained that blocking assignments (=) execute sequentially, one after the other, like normal C statements, and they can cause race conditions if used in clocked always blocks. Non-blocking assignments (<=) allow all right-hand side values to be evaluated first and then update the left-hand side at the end of the time step, making them ideal for modeling synchronous logic like flip-flops.
      1 réponse

      Entretien pour Design Verification Engineer

      27 mai 2025
      Employé (anonyme)
      Chennai
      Offre acceptée
      Expérience positive
      Entretien moyen

      Candidature

      J'ai postulé en personne. J'ai passé un entretien chez SmartDV Technologies (Chennai) en sept. 2024

      Entretien

      Good interview with the good panel members .it was an average question everything related to the system Verilog UVM perl verific language and their syntax how to use those variables

      Questions d'entretien [1]

      Question 1

      Related to basic sv,UVM questions
      Répondre à cette question