Aller au contenuAller au pied de page
  • Emplois
  • Entreprises
  • Salaires
  • Pour les employeurs

      Boostez votre carrière

      Découvrez votre salaire potentiel, décrochez des emplois de rêve et partagez vos témoignages de manière anonyme.

      employer cover photo
      employer logo
      employer logo

      Meta

      Employeur impliqué

      À propos
      Avis
      Salaires et avantages
      Emplois
      Entretiens
      Entretiens
      Recherches associées: Avis sur Meta | Offres d’emploi chez Meta | Salaires chez Meta | Avantages sociaux chez Meta
      Entretiens chez MetaEntretiens d’embauche pour ASIC Design Verification Engineer chez MetaEntretien chez Meta


      Glassdoor

      • À propos
      • Récompenses
      • Blog
      • Nous contacter
      • Guides

      Employeurs

      • Compte employeur gratuit
      • Centre employeur
      • Blog pour les employeurs

      Informations

      • Aide
      • Règles de la communauté
      • Conditions d'utilisation
      • Confidentialité et choix publicitaires
      • Ne pas vendre ni partager mes informations
      • Outil de consentement aux cookies

      Travailler avec nous

      • Annonceurs
      • Carrières
      Télécharger l'application

      • Parcourir par :
      • Entreprises
      • Emplois
      • Lieux

      Copyright © 2008-2026. Glassdoor LLC. « Glassdoor », son logo, « Worklife Pro » et « Bowls » sont des marques déposées de Glassdoor LLC.

      Entreprises suivies

      Tenez-vous au courant des dernières opportunités et profitez de conseils d’initiés en suivant les entreprises de vos rêves.

      Recherche d’emplois

      Obtenez des recommandations et des mises à jour personnalisées en démarrant vos recherches.

      Entretien pour ASIC Design Verification Engineer

      25 août 2025
      Candidat à l'entretien anonyme
      Bengaluru
      Aucune offre
      Expérience positive
      Entretien facile

      Candidature

      J'ai passé un entretien chez Meta (Bengaluru)

      Entretien

      One basic round the 5-6 loop interviews.if we qualify 1 round loops interviews will be there.all questions are basis.mostly about sv constraints. Last round will be focused on test plan creation.

      Questions d'entretien [1]

      Question 1

      Read after write sequence implementation
      Répondre à cette question

      Autres retours d’entretien d’embauche pour un poste comme ASIC Design Verification Engineer chez Meta

      Entretien pour ASIC Design Verification Engineer

      15 juil. 2025
      Candidat à l'entretien anonyme
      Bengaluru
      Aucune offre
      Expérience positive
      Entretien facile

      Candidature

      J'ai postulé via la recommandation d'un employé. Le processus a pris 2 semaines. J'ai passé un entretien chez Meta (Bengaluru) en juil. 2025

      Entretien

      1 screening round of 45 minutes if thorugh then ,3 technical rounds of 45 mins each and atlast 1 HR round of 45 mins. Screening for basic knowledge and coding. Three technical where in depth knowledge and coding will be tested.

      Questions d'entretien [1]

      Question 1

      Constraint randomization based question linking to AXI and memory filling
      Répondre à cette question

      Entretien pour ASIC Design Verification Engineer

      7 févr. 2025
      Candidat à l'entretien anonyme
      Bengaluru
      Aucune offre
      Expérience neutre
      Entretien moyen

      Candidature

      J'ai postulé en ligne. Le processus a pris 5 jours. J'ai passé un entretien chez Meta (Bengaluru) en févr. 2025

      Entretien

      45 mins technical online interview. Interviewer was in PST timezone. Interview on coderpad. The interviewer asked about my professional journey so far and got started with coding interview. An initial document was shared with me prior to setting up the interview that listed the topics they can possibly ask in the interview for preparation. They asked me to fill up 4-5 timeslots where I can take an interview and in about 1-2 days the interview slot was finalized.

      Questions d'entretien [3]

      Question 1

      Write an SV constraint to generate 4 non-overlapping memory regions of size 32,64,128,256 in 4k memory region.
      Répondre à cette question

      Question 2

      Write a uvm driver for a simple valid-ready protocol. - When data is available assert the valid - Keep the data stable and valid high until ready is asserted - De-assert the valid once ready is asserted interface if input clk; logic [15:0] Data; logic Valid; logic Ready; endinterface
      Répondre à cette question

      Question 3

      Launch 5 (t1,t2,t3,t4,t5) tasks in parallel, wait for 4 of the tasks to be done and kill the task t3.
      1 réponse
      2