Aller au contenuAller au pied de page
  • Emplois
  • Entreprises
  • Salaires
  • Pour les employeurs

      Boostez votre carrière

      Découvrez votre salaire potentiel, décrochez des emplois de rêve et partagez vos témoignages de manière anonyme.

      employer cover photo
      employer logo
      employer logo

      Marvell Technology

      Employeur impliqué

      À propos
      Avis
      Salaires et avantages
      Emplois
      Entretiens
      Entretiens
      Recherches associées: Avis sur Marvell Technology | Offres d’emploi chez Marvell Technology | Salaires chez Marvell Technology | Avantages sociaux chez Marvell Technology
      Entretiens chez Marvell TechnologyEntretiens d’embauche pour ASIC Design Engineer chez Marvell TechnologyEntretien chez Marvell Technology


      Glassdoor

      • À propos
      • Récompenses
      • Blog
      • Nous contacter
      • Guides

      Employeurs

      • Compte employeur gratuit
      • Centre employeur
      • Blog pour les employeurs

      Informations

      • Aide
      • Règles de la communauté
      • Conditions d'utilisation
      • Confidentialité et choix publicitaires
      • Ne pas vendre ni partager mes informations
      • Outil de consentement aux cookies

      Travailler avec nous

      • Annonceurs
      • Carrières
      Télécharger l'application

      • Parcourir par :
      • Entreprises
      • Emplois
      • Lieux

      Copyright © 2008-2026. Glassdoor LLC. « Glassdoor », son logo, « Worklife Pro » et « Bowls » sont des marques déposées de Glassdoor LLC.

      Entreprises suivies

      Tenez-vous au courant des dernières opportunités et profitez de conseils d’initiés en suivant les entreprises de vos rêves.

      Recherche d’emplois

      Obtenez des recommandations et des mises à jour personnalisées en démarrant vos recherches.

      Entretien pour ASIC Design Engineer

      15 sept. 2015
      Candidat à l'entretien anonyme
      Santa Clara, CA
      Offre refusée
      Expérience positive
      Entretien moyen

      Candidature

      J'ai postulé via la recommandation d'un employé. Le processus a pris 2 semaines. J'ai passé un entretien chez Marvell Technology (Santa Clara, CA) en sept. 2015

      Entretien

      The first round was a phone interview of around 45 minutes. Focused entirely on linear pipeline and Out of Order Pipeline principles. The second round was a face to face interview at Santa Clara. 4.5hrs of interview (45 minutes per interviewer), was completely technical focussing on FSm, Verilog design, Cache and Tomasulo Out of order implementation.

      Questions d'entretien [1]

      Question 1

      1st Round : Talked about RAW,WAW and WAR hazards and how is it solved/handled in both linear and OoO pipelines. Structural hazards caused and handled in OoO pipelines. 2nd Round: Was interviewed by 5 interviewers (45 minutes with each). Focussed entirely on my resume. Asked in depth questions on Tomasulo out of Order Implementation and Multi Clock Domain Fifo Design. Some of the questions were on Sequence Detectors, Simple Verilog design questions, Frequency Dividers and circuitry design. One of the interviewers gave a scenario and asked to wite a code to validate the integrity of the circuit (to test our VERIFICATION thinking ).
      Répondre à cette question
      4

      Autres retours d’entretien d’embauche pour un poste comme ASIC Design Engineer chez Marvell Technology

      Entretien pour ASIC Design Engineer

      24 août 2021
      Candidat à l'entretien anonyme
      Offre refusée
      Expérience positive
      Entretien facile

      Candidature

      J'ai postulé en ligne. J'ai passé un entretien chez Marvell Technology

      Entretien

      very good . interview is not much difficult just brush up your knowledge. I think so its better to prepare in depth concepts. interview based on semi conductor. panel of the this company is very nyc.it was good experience to me. Thank you.

      Questions d'entretien [1]

      Question 1

      what is semi conductor .in depth concepts of it
      Répondre à cette question

      Entretien pour ASIC Design Engineer

      21 nov. 2018
      Candidat à l'entretien anonyme
      New York, NY
      Aucune offre
      Expérience négative
      Entretien moyen

      Candidature

      J'ai postulé via la recommandation d'un employé. Le processus a pris 4 semaines. J'ai passé un entretien chez Marvell Technology (New York, NY) en oct. 2018

      Entretien

      Got an interview via referral. After a month a recruiter contacted and scheduled a phone interview for primary screening. The 1st interview was basic check on my background. A second interview was scheduled in 2 weeks. I was given a number of topics to review. The questions were on timing analysis, fixing timing violations, CDC, and power optimization for ASIC. The interview went very well. The interviewer was very nice and said he is impressed with my solid preparation. Afterwards I was given a basic verilog coding problem, which I was supposed to email them. Then a day later they told me they will proceed with another candidate because they didn't like my answers regarding timing analysis- which contradicts what the interviewer told me. It seemed to me that they are just looking at candidates and wasting their time. At this point they are not really ready to hire for this position.

      Questions d'entretien [1]

      Question 1

      ASIC, power optimization, CDC, STA
      Répondre à cette question

      Entretien pour ASIC Design Engineer

      15 avr. 2021
      Candidat à l'entretien anonyme
      Aucune offre
      Expérience neutre
      Entretien facile

      Candidature

      J'ai postulé en ligne. J'ai passé un entretien chez Marvell Technology en mai 2018

      Entretien

      I use linkdin to get interviw opportunity. HR arrange interview time.I just joined first run. No response after interview. Manager and team member interview me. I have no ideas for other process.

      Questions d'entretien [2]

      Question 1

      1.How to deal with multi-bit CDC 2.How to analysis timing for clock gating cell 3.Synthesis flow
      Répondre à cette question

      Question 2

      Just for asking ASIC knowledge.
      Répondre à cette question