Question d’entretien chez Xilinx

Q: Explained 2-stage pipelined adder